小額創業|小額創業開店|小額創業加盟

精實新聞 2013-11-11 07:39:42 記者 王彤勻 報導

手機晶片大廠聯發科(2454)宣布，今年有8篇技術論文獲「IEEE國際固態電路研討會」(IEEE International Solid-State Circuits Conference，簡稱ISSCC)入選殊榮。聯發科表示，此紀錄不僅為台灣第一，更創半導體產業新高，再次證明聯發科於前瞻技術研發的領先地位。而聯發科董事長蔡明介(見附圖)亦受邀於2014年ISSCC年度論壇發表專題演講。

聯發科指出，2014年ISSCC將在2月9日至2月13日於美國加州舊金山舉行，2014年會議的主題為「Silicon Systems Bridging the Cloud」。而蔡明介此次演講專題則為「雲端2.0：移動終端和通訊之趨勢與挑戰」，將專注於未來雲端2.0時代中，半導體及物聯網技術的發展。

蔡明介表示，IEEE國際固態電路研討會是全球IC設計領域論文發表的最高指標，很榮幸能夠受邀發表專題演說。而聯發科積極投入創新技術研發，並持續將台灣的研發成果推上世界技術頂尖殿堂，此次多篇論文的獲選，也代表對聯發科推動半導體技術突破的肯定。

聯發科指出，過去十年來該公司已有超過30餘篇技術論文入選ISSCC，顯示聯發科對於ISSCC和半導體產業的貢獻。而ISSCC在過去一年中，也已接受8篇聯發科所發表的技術論文，其中一篇名為「28奈米最佳低功耗高性能之異質四核心CPU、雙核心GPU之應用」論文獲得入選，顯示該協會對聯發科在異質多工技術（Heterogeneous Multi-Processing，簡稱HMP）、中央處理器 （CPU）、溫控與低功耗技術的肯定。

另外6篇聯發科獲選發表的論文，分別名為「具數位穩壓及自我溫度補償數位控制振盪器之全數位鎖相迴路」、「應用於產生即時時脈的1.89奈瓦/0.15伏自充電石英振盪器」、「採用40奈米CMOS技術並應用於2G/3G分時多工CDMA多頻段，無電感，無表面聲波濾波器的接收器」、「支援非對稱負載且適用於金線封裝與單面置鍵的2.667Gbps DDR3記憶體界面」、「具有0.29mm兩面積0.19psRMS時脈雜訊和<-100dBc參考突波適用於802.11ac之40nm CMOS頻率合成器」、「基於110奈米製程的包含一個三模可重構鎖相迴路和一個單通道PICC-PCD接收機的自校準NFC系統單晶片」等。